

ÍNDICE

PREFÁCIO	viii
CAPÍTULO I MICROCONTROLADORES	1-1
1.1. REVISÃO HISTÓRICA	1-1
1.2. POR QUÊ MICROCONTROLADORES ?	1-3
1.3. MICROCONTROLADORES	1-4
1.4. FAMÍLIAS DA INTEL	1-5
CAPÍTULO II FAMÍLIA MCS-51	2-1
2.1. INTRODUÇÃO	2-1
2.2. FAMÍLIA MCS-48	2-1
2.3. FAMÍLIA MCS-51	2-2
2.4. MEMÓRIA EXTERNA	2-3
2.5. MEMÓRIA INTERNA (RAM INTERNA)	2-7
2.6. SFR - SPECIAL FUNCTION REGISTERS	2-9
2.7. MAPA DA RAM INTERNA	2-11
2.8. MAPA DOS BITS	2-13
CAPÍTULO III PINAGEM E TEMPORIZAÇÃO	3-1
3.1. INTRODUÇÃO	3-1
3.2. DESCRIÇÃO DA PINAGEM	3-1
3.3. DIAGRAMAS DE TEMPO	3-3
3.4. RESET	3-6
CAPÍTULO IV CONJUNTO DE INSTRUÇÕES	4-1
4.1. INTRODUÇÃO	4-1
4.2. MODOS DE ENDEREÇAMENTO	4-2
4.3. SOBRE AS INSTRUÇÕES	4-3
4.4. INSTRUÇÕES ARITMÉTICAS	4-3
4.4.1. Soma de 8 Bits	4-3
4.4.2. Soma de 8 Bits com Carry	4-4
4.4.3. Subtração de 8 Bits com Borrow	4-4
4.4.4. Incremento de 8 Bits	4-4
4.4.5. Decremento de 8 Bits	4-4

4.4.6. Incremento de 16 Bits	4-5
4.4.7. Multiplicação e Divisão de 8 Bits	4-5
4.4.8. Ajuste Decimal	4-5
4.5. INSTRUÇÕES LÓGICAS	4-6
4.5.1. AND de 8 Bits	4-6
4.5.2. OR de 8 Bits	4-7
4.5.3. XOR de 8 Bits	4-7
4.5.4. Operações Lógicas com o Acumulador	4-7
4.6. INSTRUÇÕES DE TRANSFERÊNCIA DE DADOS	4-8
4.6.1. Transferência de Dados	4-8
4.6.2. Permutação de Bytes	4-10
4.6.3. Permutação de Nibble	4-10
4.6.4. Operações com a Pilha	4-10
4.6.5. Transferência de Dados com a Memória de Dados Externa	4-11
4.6.6. Leitura da Memória de Programa	4-11
4.7. INSTRUÇÕES BOOLEANAS	4-11
4.7.1. Zerar/Setar/Complementar um Bit	4-12
4.7.2. AND/OR Booleano	4-12
4.7.3. Movimento de Bits	4-12
4.7.4. Desvios Baseados em Bits	4-12
4.8. INSTRUÇÕES DE DESVIO	4-13
4.8.1. Chamadas de subrotinas	4-13
4.8.2. Retorno de Subrotinas	4-13
4.8.3. Desvios	4-14
4.8.4. Desvios Condicionais	4-14
4.8.5. Loops	4-14
4.8.6. Não Operação	4-15
4.9. INSTRUÇÕES E FLAGS	4-15
4.10. OBSERVAÇÕES	4-16
4.10.1. Bancos de Registros	4-16
4.10.2. Registros Especiais	4-17
4.11. CÓDIGOS DE OPERAÇÃO (OP CODES)	4-18
4.11.1. Tabelas de Instruções	4-18
4.11.2. Instruções em Ordem Alfabética com OPCODES	4-21
4.12. JUMP E CALL	4-24
4.12.1. JUMPs Relativos	4-24
4.12.2. JUMPs e CALLs Absolutos	4-26
4.13. EXEMPLOS	4-29

CAPÍTULO V	ASSEMBLER E SIMULADOR	5-1
5.1.	CONCEITOS DO AVMAC51 E DO AVLINK	5-1
5.2.	PSEUDO-INSTRUÇÕES DO ASSEMBLER	5-4
5.3.	O LINKER - AVLINK	5-9
5.4.	O FORMATO INTEL.HEX	5-11
5.5.	PROGRAMAS EXEMPLO	5-12
5.6.	CONCEITOS DO AVSIM 8051	5-17
5.6.1.	Modo Comando	5-17
5.6.2.	Modo Display	5-18
5.7.	COMANDOS DO AVSIM51	5-18
5.7.1.	Comandos de Ambiente	5-19
5.7.2.	Comandos para a Execução de Programas	5-19
5.7.2.1.	Breakpoints	5-19
5.7.2.2.	Condições (Value, Range, Mask, Indirect)	5-20
5.7.2.3.	Passpoints	5-20
5.7.2.4.	Opcode Traps	5-21
5.7.2.5.	Execute Command	5-21
5.7.3.	Comandos de Display	5-21
5.7.4.	Comandos de I/O	5-21
5.7.5.	Comandos de Memória	5-22
5.7.6.	Incremental Cross-Assembler	5-22
5.8.	FLUXOGRAMA DE OPERAÇÃO DO AVSIM51	5-22
5.9.	TELAS DE AJUDA	5-31
5.9.1.	Ajuda para os Comandos	5-31
5.9.2.	Ajuda para o Display	5-31
5.9.3.	Ajuda para a Simulação	5-31
5.9.4.	Ajuda para AVOCET	5-32
5.9.5.	Tela do Simulador	5-32
CAPÍTULO VI	PORTAS PARALELAS	6-1
6.1.	REGISTROS ENVOLVIDOS	6-1
6.2.	DESCRIÇÃO DO FUNCIONAMENTO	6-2
6.2.1.	Porta P1	6-2
6.2.2.	Porta P3	6-3
6.2.3.	Porta P2	6-4
6.2.4.	Porta P0	6-5

6.3. ESCRITA NAS PORTAS	6-6
6.4. EXERCÍCIOS	6-9
 CAPÍTULO VII INTERRUPÇÕES	 7-1
7.1. INTRODUÇÃO	7-1
7.2. REGISTROS ENVOLVIDOS	7-1
7.3. MANEJO DE INTERRUPÇÕES	7-4
7.4. INTERRUPÇÕES EXTERNAS	7-5
7.5. PASSO A PASSO	7-6
7.6. EXERCÍCIOS	7-8
 CAPÍTULO VIII TEMPORIZADORES / CONTADORES	 8-1
8.1. INTRODUÇÃO	8-1
8.2. REGISTROS ENVOLVIDOS	8-1
8.3. MODOS DE OPERAÇÃO	8-4
8.3.1. Modo 0	8-4
8.3.2. Modo 1	8-4
8.3.3. Modo 2	8-5
8.3.4. Modo 3	8-5
8.4. EXERCÍCIOS	8-6
 CAPÍTULO IX PORTA SERIAL	 9-1
9.1. INTRODUÇÃO	9-1
9.2. REGISTROS ENVOLVIDOS	9-1
9.3. MODOS DE OPERAÇÃO	9-3
9.3.1. Modo 0	9-3
9.3.2. Modo 1	9-4
9.3.3. Modo 2	9-5
9.3.4. Modo 3	9-5
9.4. CUIDADOS COM A PORTA SERIAL	9-6
9.5. Comunicação entre vários 8051	9-7
9.6. Comunicação serial entre o 8051 e o PC	9-8
9.7. EXERCÍCIOS	9-9
 CAPÍTULO X ECONOMIA DE ENERGIA E GRAVAÇÃO	 10-1
10.1. INTRODUÇÃO	10-1
10.2. MODO IDLE	10-2
10.3. MODO POWER DOWN	10-3

10.4. PROGRAMAÇÃO DA EPROM (8751)	10-3
10.4.1. Programação	10-4
10.4.2. Verificação	10-5
10.4.3. Bit de Segurança	10-6
10.4.4. Apagamento (8751)	10-6
 CAPÍTULO XI PLACA DE TESTES	 11-1
11.1. INTRODUÇÃO	11-1
11.2. ESQUEMA DA CPU (CPU.SHT)	11-7
11.3. ESQUEMA DA MEMÓRIA	11-11
11.4. ESQUEMA DA SERIAL	11-13
11.5. ESQUEMA DO GRAVADOR	11-17
 ANEXO A USO DOS PROGRAMAS	 A-1
A.1. INTRODUÇÃO	A-1
A.2. TAR_PRU.ASM	A-1
A.3. TUDO.C	A-2
A.4. STEP.ASM / STEP.H	A-3
 BIBLIOGRAFIA	 B-1